百尺竿头:台积电开会讨论怎么搞出 1 纳米芯片

阅读量61844

发布时间 : 2024-02-01 11:08:46

新的工艺技术标志着微处理器制造的新时代。

微处理器世界正在进入一个变革的时代。随着3nm芯片技术的发展以及2nm的计划,台积电已经 准备 设立工厂生产1nm芯片。会议将在台湾茶一科学园区举行。

除了台积电之外,三星 也在积极开发3纳米生产,计划在2025年转向2纳米工艺。英特尔还宣布即将发布 20A 技术(约 20 埃或 2 纳米),预计今年也会发布。

随着时间的推移,“纳米”度量标准失去了原来的含义,成为提高晶体管密度的象征。正如英特尔首席执行官帕特·基辛格(Pat Gelsinger)所指出的,这是重新命名其自己的工艺技术的基础 ,以更好地与台积电和三星的命名约定保持一致。

突然间,英特尔的10纳米制程技术变成了英特尔7,而其7纳米制程技术变成了英特尔4和英特尔3。虽然更名显然是一个营销噱头,旨在转移人们对英特尔在制程技术上落后这一事实的注意力,但这却是正确的一步在公司的发展中。

最终,纳米作为一种工艺指标只是一种描述晶体管密度改进的营销工具。纳米仅粗略地描述相对密度,因此直接将一家铸造厂的工艺与另一家铸造厂的工艺进行比较并不完全正确。

现代技术,例如英特尔的环栅 ( GAA ) 或 RibbonFET 晶体管,可以提高晶体管密度和效率,而不会造成灾难性的功耗。三星已经在其 3nm 工艺中使用了这项技术,而英特尔和台积电仅计划在未来几代中实施该技术。

芯片封装和能量传输的改进在克服 FinFET 缩小的限制方面也发挥着重要作用。例如,Nvidia的 H100 GPU 面积为 814 mm²,面临功率输出低的问题。解决方案是使用先进的封装将多个小芯片连接到单个处理器中,就像AMD对其 Zen 处理器系列和英特尔对其 GPU Max 所做的那样。

随着通用小芯片互连高速 ( UCIe ) 技术的发展,创建异构封装成为可能,其中不同的小芯片可以组合在一个封装中。使用玻璃基板进行小芯片封装以及使用硅光子技术在小芯片之间传输数据的研究也在进行中。

总之,尽管芯片技术不断改进,制造商对封装、电力传输和信号传输的关注变得越来越重要。这预示着未来十年芯片世界将充满既奇特又创新的创新。

本文转载自:

如若转载,请注明出处:

安全客 - 有思想的安全新媒体

分享到:微信
+12赞
收藏
安全客
分享到:微信

发表评论

内容需知
  • 投稿须知
  • 转载须知
  • 官网QQ群8:819797106
  • 官网QQ群3:830462644(已满)
  • 官网QQ群2:814450983(已满)
  • 官网QQ群1:702511263(已满)
合作单位
  • 安全客
  • 安全客
Copyright © 北京奇虎科技有限公司 360网络攻防实验室 安全客 All Rights Reserved 京ICP备08010314号-66